Serial No.: Unknown W&B Docket No.: INF 2284-US OC Docket No.: INFN/0073

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

 ω

In re Application of:

Szczpinski, et al.

Serial No.: Unknown

Filed:

Herewith

Confirmation No.: Unknown

For: INTEGRATED CIRCUIT WITH

A TEST CIRCUIT

MAIL STOP Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Group Art Unit: Unknown

Examiner:

Unknown

CERTIFICATE OF MAILING 37 CFR 1.8

I hereby certify that this correspondence is being deposited on March 26, 2004, with the United States Postal Service as First Class Mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450 Alexandria, VA 22313-1450.

March 26, 2004

Date

Signature

CLAIM TO PRIORITY

Applicant(s) reaffirm the claim for the benefit of filing date of the following foreign patent application referred to in Applicant's Declaration:

German Patent Application Serial Number 103 14 616.4 filed April 1, 2003.

A copy of the application certified by the German Patent Office is enclosed.

Respectfully submitted,

William B. Patterson

Registration No. 34,102

MOSER, PATTERSON & SHERIDAN, L.L.P.

3040 Post Oak Blvd. Suite 1500

Houston, TX 77056

Telephone: (713) 623-4844 Facsimile: (713) 623-4846

Agent for Applicant(s)

BUNDESREPUBLIK DEUTSCHLAND



Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen:

103 14 616.4

Anmeldetag:

01. April 2003

Anmelder/Inhaber:

Infineon Technologies AG, 81669 München/DE

Bezeichnung:

Integrierte Schaltung mit einer Testschaltung

IPC:

G 01 R, H 01 L



Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 11. März 2004

Deutsches Patent- und Markenamt

Der Präsident

Wallner

Beschreibung

15

20

30

35

Integrierte Schaltung mit einer Testschaltung

Die Erfindung betrifft eine integrierte Schaltung mit einer Testschaltung zum Überprüfen von schaltungsinternen Signalen mit Hilfe einer externen Testereinrichtung. Die Erfindung betrifft weiterhin ein Verfahren zum Überprüfen einer Funktion in einer integrierten Schaltung. Die Erfindung betrifft weiterhin ein Testsystem mit einer integrierten Schaltung und einer Testereinrichtung zum Überprüfen einer Funktion in der integrierten Schaltung.

Beim Testen von integrierten Schaltungen ist es notwendig, interne Signale zu erfassen und zur Überprüfung an eine Testereinrichtung weiterzuleiten. Das Abgreifen der internen Signale kann zum einen über Anschlussflächen der integrierten Schaltung oder durch Aufsetzen von Messspitzen auf Verbindungsleitungen der integrierten Schaltung erfolgen. Die Anzahl zur Verfügung stehender Anschlussflächen ist auf einer integrierten Schaltung begrenzt, da diese im Vergleich zu den Schaltkreisstrukturen eine große Fläche einnehmen. Andererseits sind durch Messspitzen erfasste Signale nur unter Inkaufnahme einer großen Fehlertoleranz messbar, da üblicherweise die Treiberleistung der Signale zwischen den Gatterschaltkreisen der integrierten Schaltung nicht ausreicht, um die induktive Last einer Messspitze bzw. des Kontaktes zwischen Messspitze und Leiterbahn ausreichend zu kompensieren. Ebenso ist bei analogen Signalen der Widerstand der Messspitze, der Testerleitung zur Messspitze und/oder des Kontaktes zwischen Messspitze und Leiterbahn mit einem nicht bekannten Widerstand behaftet, der die Messung von Strömen oder Spannungen verfälscht.

Insbesondere bei sehr schwachen Signalen führt die Messung mit einer externen Testereinrichtung zu unbrauchbaren Ergebnissen, gleich, ob das gemessene Signal über eine Anschluss-

10

15

20

fläche oder über das Aufsetzen einer Messspitze gemessen wird.

Bisher werden Testmode-Schaltungen in der integrierten Schaltung vorgesehen, die die internen Signale bzw. interne Signalbeziehungen überprüfen und mit entsprechenden Sollwerten vergleichen, um die Schaltung gemäß ihrer Spezifikation zu überprüfen. Nachteil der Testmode-Schaltungen ist der große Platzbedarf in der integrierten Schaltung, da jede Testmode-Schaltung mit einer Leiterbahn an eine Steuerschaltung angeschlossen werden muss.

Ein weiterer Nachteil des Messens von internen Signalen durch eine extern angeschlossene Testereinrichtung ist, dass die Signaländerungen teilweise so schnell erfolgen, dass aufgrund von Kapazitäten und Induktivitäten die externe Testereinrichtung diese nicht feststellen kann.

Es ist daher Aufgabe der vorliegenden Erfindung, eine integrierte Schaltung so vorzusehen, dass interne Signale auf einfache und genaue Weise und mit einer möglichst geringen Anzahl von verwendeten Anschlussflächen überprüft werden können. Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Überprüfen einer Funktion in einer integrierten Schaltung zur Verfügung zu stellen, wobei interne Signale auf einfache Weise mit Hilfe einer Testereinrichtung überprüft werden können.

Diese Aufgabe wird durch die integrierte Schaltung nach Anspruch 1, das Testsystem nach Anspruch 7, sowie das Verfahren nach Anspruch 9 gelöst.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

30 Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine integrierte Schaltung mit einer Testschaltung vorgesehen. Die

10

15

20

30

35

Testschaltung weist eine Messwandlerschaltung zum Wandeln eines oder mehrerer schaltungsinterner Signale in einen Messwert und eine Aktivierungseinheit zum Aktivieren der Messwandlerschaltung gemäß einem Aktivierungssignal auf. Die Messwandlerschaltung und die Aktivierungseinheit sind mit einer Anschlussfläche verbunden. Die Aktivierungseinheit ist so gestaltet, um durch das über die Anschlussfläche empfangene Aktivierungssignal die Messwandlerschaltung dauerhaft einzuschalten, wobei nach dem Einschalten der Messwert über die Anschlussfläche abgreifbar ist.

Die erfindungsgemäße integrierte Schaltung ermöglicht es also, eine beliebige Anschlussfläche der integrierten Schaltung für ein Überprüfen von internen Signalen zu verwenden. Die internen Signale werden mit Hilfe einer Messwandlerschaltung so aufbereitet, dass sie auf einfache Weise mit Hilfe einer Testereinrichtung gemessen werden können. Dabei sind die Signale so aufbereitet bzw. umgewandelt bzw. verstärkt, dass mögliche Kontaktierungs- bzw. Leitungswiderstände zwischen der Messschaltung und der Testereinrichtung möglichst geringen Einfluss auf das Messen des von der Messwandlerschaltung erzeugten Messwertes haben. Da die Messwandlerschaltung im nicht aktivierten Zustand im Wesentlichen ausgeschaltet ist, ist der Strombedarf im Normalbetrieb der integrierten Schaltung nicht durch die Messwandlerschaltungen erhöht. Das Verwenden der Messwandlerschaltung ermöglicht es, schwache Signale, die schaltungsintern nur mit einer schwachen Treiberleistung getrieben werden, so zu wandeln, dass sie von außen auf einfache Weise und mit möglichst geringem Fehler gemessen werden können. Auch kann eine solche Messwandlerschaltung schnelle Signaländerungen so in einen Messwert umwandeln, dass der Messwert eine Überprüfung des Signales anhand eines Sollwertes des Messwertes ermöglicht.

Die Erfindung hat den Vorteil, dass die zusätzliche Messwandlerschaltung im Wesentlichen die untersuchten Signale kaum oder gar nicht beeinflussen, so dass keine Veränderung der

10

15

20

30

überprüften Funktion und des schaltungsinternen Timings hervorgerufen wird. Da die Messwandlerschaltung bzw. die Aktivierungseinheit vorzugsweise lokal in der Nähe des Schaltkreises der überprüfenden Funktion angeordnet wird, wird die Komplexität der Gesamtschaltung nicht wesentlich erhöht, wie es beispielsweise bei dem Vorsehen von Testmode-Schaltungen, die durch eine gemeinsame Kontrolllogik angesteuert werden, der Fall ist.

Vorzugsweise kann vorgesehen sein, dass die Aktivierungseinheit ein SR-Flipflop und ein Schaltelement aufweist. Das Schaltelement ist bei nicht gesetztem SR-Flipflop so geschaltet, um die Anschlussfläche über einen bestimmten Widerstand an ein vorbestimmtes Potential anzulegen. Die Anschlussfläche ist mit einem Setz-Eingang des SR-Flipflops verbunden ist, um durch das Aktivierungssignal das Flipflop so zu setzen, dass ein Schaltelement so geschaltet wird, um die Anschlussfläche von dem vorbestimmten Potential zu trennen. Die Verwendung eines SR-Flipflops in der Aktivierungseinheit ermöglicht es, z.B. durch ein Setzen des SR-Flipflops, einen dauerhaften Zustand einzustellen, bei dem die Anschlussfläche als Testanschluss verwendet werden kann. Die Anschlussfläche ist dabei im nicht als Testanschluss benutzten Zustand vorzugsweise über einen definierten Widerstand mit einem vorbestimmten Potenzial, häufig ein Massepotenzial, verbunden, so dass ein Floaten der Anschlussfläche und dadurch ein ungewolltes Aktivieren des SR-Flipflops vermieden werden kann.

Das Schaltelement ist dabei vorzugsweise als Feldeffekttransistor ausgebildet.

Vorzugsweise ist ein Rücksetzeingang des SR-Flipflops vorgesehen, um bei einem Rücksetzsignal und/oder bei einem Einschaltsignal der integrierten Schaltung das SR-Flipflop zurückzusetzen und die Messwandlerschaltung zu deaktivieren. Auf diese Weise ist es möglich, nach Abschluss des Überprüfens des einen oder mehreren schaltungsinternen Signale die

10

15

20

25

30

Messwandlerschaltung zu deaktivieren, so dass sie im normalen Betrieb keinen Strom verbraucht.

Vorzugsweise weist die Messwandlerschaltung eine Phasenvergleichseinheit auf, die die Phasenlage eines ersten und eines zweiten periodischen Signals miteinander vergleicht und abhängig von der Phasenlage ein pulsweitenmoduliertes Signal ausgibt. Auf diese Weise kann die Phasenlage von zwei zueinander in Beziehung stehenden periodischen Signalen überprüft werden, ohne dass beide Signale durch eine externe Testereinrichtung zunächst abgegriffen werden müssen, um sie in der externen Testereinrichtung miteinander zu vergleichen. Das Generieren des pulsweitenmodulierten Signals in der integrierten Schaltung ermöglicht es somit, eine genauere Bestimmung der Phasenlage durchzuführen, wobei der Messwert so gestaltet ist, dass er auf einfache und möglichst genaue Weise von der externen Testereinrichtung auslesbar ist.

Die Messwandlerschaltung kann auch eine Digital-Analog-Wandlereinheit aufweisen, um ein digitales Signal in einen analogen Spannungswert zu wandeln, wobei der analoge Spannungswert als Messwert ausgebbar ist. Die Ausgabe des Messwertes als analogen (im wesentlichen gleichbleibenden) Spannungswert hat den Vorteil, dass die Kapazitäten und Induktivitäten, zwischen der Testereinrichtung und der Messwandlerschaltung im Wesentlichen keinen Einfluss auf die Genauigkeit der Messung haben.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Testsystem mit einer Testereinrichtung und der erfindungsgemäßen integrierten Schaltung vorgesehen. Die Testereinrichtung ist über einen Testerkanal mit der integrierten Schaltung verbunden, um ein Aktivierungssignal an die integrierte Schaltung zu senden und nach dem Senden des Aktivierungssignals den Messwert zu empfangen. Vorzugsweise vergleicht die Testereinrichtung den empfangenen Messwert mit

15

20

25

30

einem Sollmesswert, um eine Funktion der integrierten Schaltung damit zu überprüfen.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Überprüfen einer Funktion in einer integrierten Schaltung vorgesehen. An einer Anschlussfläche der integrierten Schaltung wird ein Aktivierungssignal angelegt. Nach dem Anlegen des Aktivierungssignals wird eine Messung von einem oder mehreren schaltungsinternen von der Funktion abhängigen Signalen in der integrierten Schaltung vorgenommen. Über die Anschlussfläche wird ein resultierender Messwert ausgelesen, wobei der Messwert von der überprüften Funktion abhängt.

Das erfindungsgemäße Verfahren hat den Vorteil, dass bereits in der integrierten Schaltung ein Messwert, der von den einem oder den mehreren schaltungsinternen Signalen abhängt, generiert wird und dass der Messwert über die Anschlussfläche ausgelesen wird. Dadurch können sehr schwache Signale oder Vorgänge bei sehr schnellen Signalen gemessen werden.

Das Aktivierungssignal ist vorzugsweise ein Pulssignal, das an die Anschlussfläche angelegt wird, um eine Information zu speichern, wobei abhängig von der Speicherung der Information die Messung durchgeführt wird.

Vorzugsweise wird als Messwert ein Phasensignal ausgelesen, das durch ein Vergleichen von zwei periodischen Signalen erhalten wird.

Die Erfindung wird im Folgenden anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild einer integrierten Schaltung mit einer Messwandlerschaltung gemäß einer Ausführungsform der Erfindung;

Fig. 2 eine mögliche Ausführungsform einer Aktivierungseinheit;

10

15

20

25

Fig. 3 eine mögliche Ausführungsform einer Messwandlerschaltung; und

Fig. 4 ein Signalverlauf für Eingangssignale und dem Ausgangssignal entsprechend der Messwandlerschaltung nach Fig. 3.

In Fig. 1 ist ein Blockschaltbild einer erfindungsgemäßen integrierten Schaltung 1 mit einer Testschaltung 2 dargestellt. Die Testschaltung weist eine Messwandlerschaltung 3 und eine Aktivierungseinheit 4 auf. Die Aktivierungseinheit 4 ist über einen ersten Anschluss 5 mit einer Anschlussfläche 6 verbunden. Ebenso ist die Messwandlerschaltung 3 über einen zweiten Anschluss 7 mit der Anschlussfläche 6 verbunden. Die Aktivierungseinheit 4 ist über eine Einschaltleitung 8 mit der Messwandlerschaltung 3 verbunden, um ein Einschaltsignal EN an die Messwandlerschaltung 3 zu senden.

Die Aktivierungseinheit 4 ist so gestaltet, um über die Anschlussfläche 6 ein Aktivierungssignal, das von einer externen Testereinrichtung 9 generiert werden kann, zu empfangen. Die Aktivierungseinheit 4 weist eine Speichereinheit 15 auf, die durch das Aktivierungssignal so beschrieben wird, dass ein ebenfalls in der Aktivierungseinheit 4 vorgesehener Schalter 10 geöffnet wird. Der Schalter 10 ist in Reihe mit einem Widerstand 11 geschaltet, so dass die Anschlussfläche 6 bei geschlossenem Schalter 10 über den Widerstand 11 mit einem festen Potenzial, vorzugsweise einem Massepotenzial, verbunden ist. Der Schalter 10 ist nach einer Initialisierung und/oder nach einem Einschalten der integriert Schaltung 1 geschlossen und wird als Folge des Aktivierungssignals geöffnet.

Das Einschaltsignal EN wird über die Einschaltleitung 8 auch der Messwandlerschaltung 3 zur Verfügung gestellt. Die Messwandlerschaltung 3 wird durch das Einschaltsignal EN eingeschaltet und beginnt mit der Wandlung von gemessenen internen Signalen.

10

15

20

30

35

Die Messwandlerschaltung 3 ist dazu über eine erste Signalleitung 12 mit einem ersten internen Signal und über eine zweite Signalleitung 13 mit einem zweiten internen Signal verbunden. In dem gezeigten Ausführungsbeispiel hat die Messwandlerschaltung 3 die Funktion, die Phasenlage des ersten und des zweiten internen Signales S1, S2 in einen Messwert M umzuwandeln, der über die Anschlussfläche 6 von der externen Testereinrichtung 9 gemessen werden kann. Der Messwert M kann ein Spannungssignal oder ein Stromsignal sein, das über den Widerstand 11 in eine proportionale Spannung umgewandelt wird. Der Messwert kann auch ein gepulstes Signal sein, das mit einer ausreichenden Treiberleistung an die Anschlussfläche 6 ausgegeben wird, und dessen Frequenz nur unwesentlich durch Leitungsinduktivitäten und Kapazitäten beeinflusst wird. Das erste und zweite interne Signal S1, S2 werden beispielsweise einem Schaltkreis 14 entnommen, um die Funktion des Schaltkreises überprüfen zu können. Das erste und zweite interne Signal S1, S2 werden dabei so abgegriffen, dass eine möglichst geringe Einflussnahme auf den Schaltkreis 14 bzw. auf dessen Funktion erfolgt.

Die Messwandlerschaltung 3 kann in vielfältiger Weise ausgebildet sein. Es kann sich um eine Digital-Analog-Wandlerschaltung handeln, die als Messwert einen Spannungswert ausgibt. Damit lassen sich interne Zustände in ein analoges Signal codieren, das von der externen Testereinrichtung 9 interpretiert werden kann.

Die Messwandlerschaltung 3 kann beispielsweise auch die Phasenlage des ersten und zweiten internen Signals S1, S2 bestimmen, wobei als Messwert ein periodisches Signal ausgegeben wird, dessen Dauer eines Zustands die Phasenlage des ersten und zweiten internen Signals zueinander bestimmt. Die Bestimmung der Phasenlage von zwei internen Signalen ist aufwändig, da die internen Signale in eine externe Testereinrichtung 9 ausgelesen werden müssten, wobei auf Signalverzögerungen aufgrund von Zuleitungslängen Rücksicht genommen

10

15

20

25

30

werden muss. Darüber hinaus würden die internen Signale durch die Last der Zuleitungen erheblich beeinflusst werden, so dass eine korrekte Phasenlage nicht ermittelbar wäre.

In Fig. 2 ist eine Aktivierungsschaltung gemäß einer Ausführungsform der Erfindung dargestellt. Die Aktivierungseinheit 4 weist ein SR-Flipflop 20 mit zwei Nicht-Und-Gattern auf, das mit einem Setz-Eingang S mit der Anschlussfläche 6 verbunden ist. Der Ausgang A des SR-Flipflops 20 ist mit einem Steuereingang eines Feldeffekttransistors 21 verbunden. Ein erster Anschluss des Feldeffekttransistors 21 ist ebenfalls mit der Anschlussfläche 6, ein zweiter Anschluss des Feldeffekttransistors 21 ist mit einem vorbestimmten Potenzial, vorzugsweise einem Massepotenzial GND verbunden. Der Ausgang A des SR-Flipflops 20 ist über einen ersten Inverter 22 mit der Einschaltleitung 8 verbunden, wobei an einem Ausgang des ersten Inverters 22 das Einschaltsignal EN anliegt. Ein Rücksetzeingang R des SR-Flipflops 20 ist so verbunden, dass ein Rücksetzsignal PWRON anlegbar ist, um das SR-Flipflop 20 zurückzusetzen.

Nach dem Einschalten bzw. nach einer Initialisierung der integrierten Schaltung ist das SR-Flipflop 20 zunächst nicht gesetzt. Der Knoten A liegt dann auf einem High-Potential. Der Feldeffekttransistor 21 ist somit durchgeschaltet, d.h. er weist einen sehr geringen Widerstandswert auf. Dadurch wird die Anschlussfläche 6 auf das Massepotential gezogen. Dies verhindert, dass die ansonsten nicht elektrisch angeschlossene Anschlussfläche 6 floaten kann, d.h. durch Ladungsflüsse in der integrierten Schaltung eine nicht definierte Spannung annehmen kann. Damit wird verhindert, dass am Setzeingang des SR-Flipflops 20 versehentlich ein High-Potential angelegt wird, durch das das SR-Flipflop 20 gesetzt wird.

Wird an die Anschlussfläche 6 ein Spannungspuls angelegt, der - unter Beachtung der Setup- und Hold-Zeit - das SR-Flipflop

10

25

30

20 setzt, so liegt an dem Ausgang A dauerhaft ein Low-Potential an, durch das der Feldeffekttransistor 21 gesperrt wird, d.h. er weist einen sehr hohen Widerstandswert auf. Damit wird die Anschlussfläche 6 von dem Massepotenzial GND getrennt. Durch das gesetzte SR-Flipflop 20 wird auf die Einschaltleitung 8 ein High-Pegel des Einschaltsignals EN angelegt, das die Messwandlerschaltung 3 aktiviert. Die Messwandlerschaltung 3 bleibt so lange aktiviert und der Feldeffekttransistor 21 so lange gesperrt, bis ein Rücksetzsignal PWRON das SR-Flipflop 20 zurücksetzt. Die Treiberleistung für das Anlegen des Aktivierungssignals muss so gewählt sein, dass gegen das über den Widerstand 11 angelegte feste Potential das Aktivierungssignal ein High-Pegel am Setzeingang S des SR-Flipflops 20 anliegt.

Nach dem Setzen des SR-Flipflops 20 durch das Anlegen des High-Pulses des Aktivierungssignals an der Anschlussfläche 6 kann über der Anschlussfläche 6 also ein Messwert M von der Messwandlerschaltung 3 abgegriffen werden. Die Spannungspegel des Messwerts M beeinflussen das SR-Flipflop 20 nicht, da über den Setz-Eingang S das SR-Flipflop 20 nicht zurückgesetzt werden kann.

In Fig. 3 ist eine mögliche Messwandlerschaltung 3 dargestellt. Die Messwandlerschaltung 3 weist eine Schalteinrichtung 23 auf, mit der das erste und das zweite interne Signal, S1, S2 jeweils über ein Nicht-Und-Gatter 25, 26 jeweils an eine Phasenvergleichseinheit 24 weitergegeben wird. Die Schalteinrichtung 23 legt die internen Signale S1, S2 nur dann an die Phasenvergleichseinheit 24 an, wenn das Einschaltsignal von der Einschaltleitung 8 ein Aktivieren der Messwandlerschaltung 3 anzeigt. Die Schalteinrichtung 23 weist ein erstes Nicht-Und-Gatter auf, an dessen ersten Eingang das Einschaltsignal EN und an dessen zweiten Eingang das erste interne Signal S1 angelegt ist. Die Schalteinrichtung 23 weist ein zweites Nicht-Und-Gatter 26 auf, an dessen ers-

10

15

20

30

ten Eingang das Einschaltsignal EN und an dessen zweiten Eingang das zweite interne Signal S2 angelegt ist.

Die Phasenvergleichsschaltung 24 empfängt das Signal am Ausgang des ersten Nicht-Und-Gatters 25 und legt dieses über ein Transmissionsgatter 27 an einen ersten Eingang eines dritten Nicht-Und-Gatters 28 an. Das Signal am Ausgang des zweiten Nicht-Und-Gatters 26 wird über einen dritten Inverter 29 an einen zweiten Eingang des dritten Nicht-Und-Gatters 28 angelegt. Der Ausgang des dritten Nicht-Und-Gatters 28 ist mit einem Steuereingang eines zweiten Feldeffekttransistors 30 verbunden. Gemäß dem Ausgang des dritten Nicht-Und-Gatters 28 wird der zweite Feldeffekttransistor 30 durchgeschaltet oder nicht. Der zweite Feldeffekttransistor 30 ist mit einem ersten Anschluss mit der Anschlussfläche 6 und mit einem zweiten Anschluss mit einem vorbestimmten Potenzial, vorzugsweise einem Massepotenzial, verbunden.

Durch Anlegen einer Spannung an der Anschlussfläche 6 durch die externe Testereinrichtung 9 kann ein Stromfluss in dem zweiten Feldeffekttransistor 30 bewirkt werden, der sich abhängig von der Phasenlage des ersten und des zweiten internen Signals verändert. So fließt ein Strom, wenn der zweite Feldeffekttransistor 30 durchgeschaltet ist, und der Stromfluss ist unterbrochen, wenn der zweite Feldeffekttransistor unterbrochen ist. Das Transmissionsgatter 27 wird vorgesehen, um die Verzögerung des Signals am Ausgang des ersten Nicht-Und-Gatters 25 bis zum ersten Eingang des dritten Nicht-Und-Gatters 28 im Wesentlichen auf dem gleichen Wert zu halten, wie die Verzögerung des Signals am Ausgang des zweiten Nicht-Und-Gatters 26 über den Inverter 29 bis zu dem zweiten Eingang des dritten Nicht-Und-Gatters 26 über den Inverter 28.

In Fig. 4 ist der Signalverlauf des ersten und des zweiten internen Signals S1, S2 sowie der Ausgangsstromverlauf in die Anschlussfläche 6 dargestellt. Man erkennt, dass ein Strom fließt, abgesehen von dem Zeitraum zwischen der steigenden

10

15

20

Flanke des ersten internen Signals S1 und der steigenden Flanke des zweiten internen Signals S2. Die Länge der Stromflussunterbrechung zeigt dann also die Phasenlage des ersten und des zweiten internen Signals an. Durch die Leiterbahn zur Anschlussfläche 6, die Länge der Zuleitung zwischen der Testereinrichtung 9 und der Anschlussfläche 6 sowie durch die Kontaktierung der Anschlussfläche 6 mit Hilfe einer Messspitze führt zu einer Kapazität bzw. Induktivität, die eine Glättung des Stromverlaufes durch die Anschlussfläche 6 bewirkt. Es resultiert eine Messspannung, deren Größe im Wesentlichen von der Phasenlage des ersten internen Signals S1 und des zweiten internen Signals S2 abhängt.

Die Messwandlerschaltung 3 ist nicht auf eine Schaltung zur Messung der Phasenlage zwischen zwei Signalen beschränkt. Im Prinzip kann jedes interne Signal über die Messwandlerschaltung 3 so aufbereitet werden, dass das interne Signal auf einfache Weise mit der externen Testeinrichtung 9 überprüft werden kann. Der Messwert kann beispielsweise als Strom, Spannung oder Frequenz an die externe Messeinrichtung übertragen werden. Es ist auch möglich, ein digitales Ausgangssignal in Form eines hohen oder niedrigen Potenzials an die externe Testereinrichtung 9 auszugeben.

Patentansprüche

5

10

15

20

25

- Integrierte Schaltung (1) mit einer Testschaltung (2), die eine Messwandlerschaltung (3) zum Wandeln eines oder mehrerer schaltungsinterner Signale (S1, S2) in einen Messwert und eine Aktivierungseinheit (4) zum Aktivieren der Messwandlerschaltung (3) gemäß einem Aktivierungssignal aufweist,
 - wobei die Messwandlerschaltung (3) und die Aktivierungseinheit (4) mit einer Anschlussfläche (6) verbunden sind,
 - wobei die Aktivierungseinheit (4) so gestaltet ist, um durch das über die Anschlussfläche (6) empfangene Aktivierungssignal die Messwandlerschaltung (3) dauerhaft einzuschalten, wobei der Messwert über die Anschlussfläche (6) abgreifbar ist.
- 2. Integrierte Schaltung (1) nach Anspruch 1, wobei die Aktivierungseinheit ein SR-Flipflop (20) und ein Schaltelement (10) aufweist, wobei das Schaltelement (10) bei nicht gesetzten SR-Flipflop so geschaltet ist, um die Anschlussfläche (6) über einen definierten Widerstand an ein vorbestimmtes Potenzial anzulegen, wobei die Anschlussfläche (6) mit einem Setz-Eingang (5) des SR-Flipflops (20) verbunden ist, um durch das Aktivierungssignal das SR-Flipflop (20) so zu setzen, dass ein Schaltelement (10) so geschaltet wird, um die Anschlussfläche (6) von dem vorbestimmten Potential zu trennen.
- 3. Integrierte Schaltung (1) nach Anspruch 2, wobei das 30 Schaltelement (10) einen Feldeffekttransistor (21) aufweist.
 - 4. Integrierte Schaltung (1) nach Anspruch 2 oder 3, wobei ein Rücksetzeingang (R) des SR-Flipflops (20) vorgesehen ist, um bei einem Rücksetzsignal (R) und/oder einem Ein-

schaltsignal der integrierten Schaltung das SR-Flipflop (20) zurückzusetzen und die Messwandlerschaltung (3) zu deaktivieren.

- 5. Integrierte Schaltung (1) nach Anspruch 1 bis 4, wobei die Messwandlerschaltung (3) eine Phasenvergleichseinheit (24) aufweist, die die Phasenlage eines ersten und eines zweiten periodischen Signals (S1, S2) miteinander vergleicht und abhängig von der Phasenlage ein pulsweitenmoduliertes Signal ausgibt.
 - 6. Integrierte Schaltung nach Anspruch 1 bis 4, wobei die Messwandlerschaltung (3) eine Digital-Analog-Wandlereinheit aufweist, um ein digitales Signal in einen analogen Spannungswert zu wandeln, wobei der analoge Spannungswert als Messwert ausgebbar ist.
- 7. Testsystem mit einer Testereinrichtung (9) und einer integrierten Schaltung nach einem der Ansprüche 1 bis 6, wobei die Testereinrichtung über einen Testerkanal mit der integrierten Schaltung verbunden ist, um ein Aktivierungssignal an die integrierte Schaltung zu senden und nach dem Senden des Aktivierungssignals den Messwert zu empfangen.
 - 8. Testsystem nach Anspruch 7, wobei die Testereinrichtung (9) den empfangenen Messwert mit einem Sollmesswert vergleicht, um eine Funktion der integrierten Schaltung (1) zu überprüfen.
- 9. Verfahren zum Überprüfen einer Funktion in einer integrierten Schaltung (1), wobei an eine Anschlussfläche (6) der integrierten Schaltung (1) ein Aktivierungssignal angelegt wird, wobei nach dem Anlegen des Aktivierungssignals eine Messung von einem oder mehreren schaltungsinternen von der Funktion abhängigen Signalen (S1, S2) in der integrierten Schaltung (1) vorgenommen wird, wo-

bei über die Anschlussfläche (6) ein resultierender Messwert ausgelesen wird, wobei der Messwert von der überprüften Funktion abhängt.


- 10. Verfahren nach Anspruch 9, wobei als Aktivierungssignal ein Pulssignal an die Anschlussfläche (6) angelegt wird, um eine Information zu speichern, wobei abhängig von der Information die Messung durchgeführt wird.
- 11. Verfahren nach Anspruch 9 oder 10, wobei als Messwert ein Phasensignal ausgelesen wird, das durch ein Vergleichen von zwei periodischen Signalen erhalten wird.

Zusammenfassung

Integrierte Schaltung mit einer Testschaltung

Die Erfindung betrifft eine integrierte Schaltung mit einer Testschaltung, die eine Messwandlerschaltung zum Wandeln eines oder mehrerer schaltungsinterner Signale in einen Messwert und eine Aktivierungseinheit zum Aktivieren der Messwandlerschaltung gemäß einem Aktivierungssignal aufweist, wobei die Messwandlerschaltung und die Aktivierungseinheit mit einer Anschlussfläche verbunden sind, wobei die Aktivierungseinheit so gestaltet ist, um durch das über die Anschlussfläche empfangene Aktivierungssignal die Messwandlerschaltung dauerhaft einzuschalten, wobei der Messwert über die Anschlussfläche schlussfläche abgreifbar ist.


Figur 1



Bezugszeichenliste

- 1 Integrierte Schaltung
- 2 Testschaltung
- 3 Messwandlerschaltung
- 4 Aktivierungsschaltung
- 5 Erster Anschluss
- 6 Anschlussfläche
- 7 Zweiter Anschluss
- 8 Einschaltleitung
- 9 Externe Testereinrichtung
- 10 Schalter
- 11 Widerstand
- 12 Erste Signalleitung
- 13 Zweite Signalleitung
- 14 Nutzschaltung
- 15 Speichereinheit
- 20 SR-Flipflop
- 21 Erster Feldeffekttransistor
- 22 Erster Inverter
- 23 Schalteinrichtung
- 24 Phasenvergleichsschaltung
- 25 Erstes Nicht-Und-Gatter
- 26 Zweites Nicht-Und-Gatter
- 27 Transmissionsgatter
- 28 Drittes Nicht-Und-Gatter
- 29 Zweiter Inverter
- 30 Zweiter Feldeffekttransistor





Z

